本章话题：
串扰 天线长度 端接 阻抗匹配 。讲的是走线本身的物理特性。
2.4.1 🧲 串扰 (Crosstalk)：相邻走线互相”喊话”
两根走线平行走一段距离，就会互相影响。
Example
🅒 **容性耦合：**源端上升 → 受害端也跟着上升。
🅘 感性耦合：源端上升 → 受害端往下走。
📊 大多数串扰是容性的。
🎯 串扰大小 ∝ (平行距离 × 频率 × 电压幅度) / (受害线阻抗 × 分离距离)
📋 抑制串扰的方法：
- 🛡️ 让「吵的线」远离其他信号。
- ⬇️ 让「可能被干扰的线」下方有返回地（降阻抗 → 降低感应电压 → 减小辐射面积）。
- 🚫 别把噪声大的走线放在板边。
- 🧶 几根「吵的线」扎成一束，两边用地线包夹。
- 🧹 “安静的线”远离连接器、晶振、继电器、继电器驱动等噪声源。
晶振附近的串扰最坑：
任何不相关的器件 都要离晶振至少 1 英寸 (≈ 25 mm) 。
2.4.2 📏 天线因子：走线长度上限
| 标准 | 需要警惕的最小长度 |
|---|---|
| FCC 民用 | ≥ 1/10 波长 |
| 军标 | ≥ 1/20 ~ 1/30 波长 |
| 汽车/消费 双层板 | ≥ 1/50 波长 |
📻 对 FM 频段 (≈ 100 MHz) 来说，超过 4 英寸 (≈ 10 cm) 的走线就开始要小心。更长的走线必须加某种形式的端接，否则会振铃。
2.4.3 🧩 端接方式对比
CMOS 是一种欠阻尼工艺，意思是它天生爱振铃。所以任何满足以下条件之一的走线都得端接：
- 📏 超过 1 英尺 (≈ 30 cm)。
- 🔌 接到离开屏蔽箱的线缆上。
- 🔁 已经看到振铃。
| 方式 | 功耗 | 元件数 | 是否引入延迟 | 推荐场景 |
|---|---|---|---|---|
| 并联 (Parallel) | 高 | 1 | 否 | 高速总线末端 |
| 戴维宁 (Thevenin) | 高 | 2 | 否 | 高速总线 |
| 串联 (Series) | 低 | 1 | 是 | 🥇 MCU 系统首选 |
| 交流 (AC) | 中 | 2 | 否 | 时钟线 |
| 有源 (Active) | 中 | 1 | 否 | 驱动器内置 |
推荐：
MCU 系统最划算的是 串联电阻 —— 便宜、好调、最适合压差模噪声。
2.4.4 ⚡ 输入端的阻抗匹配
CMOS 输入脚的等效模型：
图 11 —— CMOS 输入脚的等效电路：5~40 nH 串联电感 + 5 pF 并联电容 + 5 MΩ 到衬底。
看出来了吧 —— 输入脚是高阻的。如果不匹配，就会振铃甚至振荡。解决办法还是在驱动器那一端串联电阻，把驱动器的输出阻抗抬到和走线 + 高阻输入相匹配的水平。
💡 **开路线 (比如到开关的那根线)**建议加上上拉/下拉电阻 —— 虽然按下时会多耗一点电，但其他时候阻抗低，受噪声影响小。
🧠 小测验
为什么 CMOS 输入是「高阻」反而是麻烦？
高阻意味着电流变化能在上面产生很大的电压摆幅，加上 PCB 走线的电感构成 LC 回路，欠阻尼 → 一拍就振铃 → 一振铃就辐射 RF。所以必须靠驱动器那一端的串联电阻「阻尼掉」。