本章核心：
PCB 上 唯一 流动的直流外电流就是「给旁路电容补充电荷」。其他应该全部走环路而不是长长的电源走线。
2.1.1 🌀 电感：走线越长电感越大
电感和长度成正比，和宽度成反比（但宽度的影响弱一些）。走线上的电感会自己感应出电压降，并向外辐射。
低电感走线三大铁律：
- 📏 电源和地的长宽比 ≤ 3:1（指 IC 到电源之间的那段）。
- ⬆️⬇️ 电源和地上下平行走（双层板顶/底各一条），降低阻抗、缩环路。
- 🪛 走线又粗又短永远比又细又长好。
2.1.2 🆚 双层板 vs 四层板
四层板相比双层板，最关键的一层是完整的电源平面 + 地平面，让返回路径永远「就在你脚下」。
💡 **好消息：**只要做到下面四点，双层板可以做到四层板 95% 的效果：
- ⬆️⬇️ 顶层走电源，底层走地，让它们尽量「上下叠在一起」。
- 🕸️ 用 网格化 (gridding) 把电源和地连成网 —— 但要小心别破坏高低功率/数字地之间的隔离。
- ↩️ 走线的返回路径要直接走在信号线下面（网格化正好可以做到）。
- 🏝️ 在芯片正下方建一个小的实心地岛 (microcomputer ground)，把所有旁路电容、晶振都接上去。
2.1.3 🏝️ MCU 下方那块「地岛」是啥？
一句话：在 MCU 芯片正下方、底层，挖一块「实心地」，比芯片四周各向外伸出 1/4 英寸。所有和 MCU 相关的旁路电容、晶振电容、磁珠的「地端」，全部回到这块地岛。
图 4 —— 注意 OSC 电容、磁珠、VCC 旁路电容的「地端」，全部接到 MCU 下方那块地岛上，环路面积最小。
看图就能发现：晶体电容「躺在」芯片到晶振的走线上方 —— 这样从顶视图看，几乎没有环路面积。磁珠和 VCC 旁路电容的「地端」也是同理。
2.1.4 ↩️ 信号返回地：最容易翻车的环节
四层板的「地平面」之所以强，是因为无论信号线走到哪，它的返回地永远就在脚下 0.2 mm 处。
双层板没有地平面？就用网格化地 (后面 §2.2.3 讲)。最有效的办法：让返回地紧贴信号线走，环路面积越小越好。
2.1.5 🎚️ 模拟地 vs 数字地 vs 大功率地
数字地/电源上「跑」着大量 RF 能量，必须和其他地隔开。万一噪声真的窜过去了，可以用一颗 470~1000 pF 的小 RF 电容把它「放回」主地。具体电容放哪里要在屏蔽室里一边测一边调。
2.1.6 🔋 模拟电源脚 & 参考电压
片内 ADC 的参考电压虽然会「吸收」一点点时钟电流，但一般影响不大。多数应用把模拟 Vss/Vcc 直接和数字 Vss1/Vcc1 接在一起也没问题 —— 前提是按前面的规范做电源分配。
2.1.7 🟢🟥 四层板「地平面」的雷区
图 5 —— 左上 (A) 差：埋地线把地平面切成两块；右上 (B) 好：沿外圈绕一下，或者干脆不要地里的走线。
四层板虽然强，但「地平面」上到处都是洞的话，再多铜也无济于事。常见雷区：
| 编号 | 踩坑姿势 | 后果 | 正确做法 |
|---|---|---|---|
| A | 地平面里走一根埋地线 | 地平面被切成两块，环路面积变大 | 绕外圈走或换到 +V 层 |
| B | 沿外圈绕过去 | 仍然有完整地平面 | —— |
| C | 100 mil 间距的过孔排成”长缝” | 变成”缝隙天线” | 用一小段走线把缝「封」起来 |
| D | 过孔之间用地铜填充 | 连续地平面 | —— |
切分地平面的雷区：
如果你要为了分出数字地/功率地而切开地平面， 所有接到 MCU 的信号线必须完全留在数字地那一侧 。信号线如果「跨过」功率地那一侧，功率地的「去耦能力」就白费了。
🧠 小测验
为什么数字地和功率地分开时，信号线不能跨越？
信号要靠「下面的地平面」来吸收噪声、缩小环路。一旦信号跨到功率地上方，功率地不能帮它去耦，信号就成了自由飞翔的小天线 🪽。