学完芯片内部，本节看怎么把它接到真实电路里。重点讲三块：模拟前端抗混叠滤波、最小系统连接、PCB 布局。
🎚️ 抗混叠滤波器
ADC 采样前必须在输入端加低通滤波，防止高于 fMOD/2 的频率混叠到有用频段。对 Δ-Σ ADC 来说，数字滤波器本身已提供很强衰减，所以通常只需一阶 RC 滤波。
图 9-1. 推荐抗混叠电路
图中用 1kΩ 电阻 + 10nF 电容，截止频率约 16kHz，对 CLKIN 2~8.2MHz 范围都适用。RFILT 不要太大，否则会影响输入阻抗和建立时间。
🔌 最小连接
如果 MCU 引脚紧张，可以把 CS 直接拉低（ADS131M02 是唯一从机时），用 DRDY 或 CLKIN 计数来做同步。
图 9-2. ADS131M02 最小连接
注意
CS 长期拉低时建议启用 SPI 超时（TIMEOUT 位），防止通信失步后无法恢复。
⚡ 电能计量前端
典型单相电表：一路 CT 测电流，一路电阻分压测电压。
图 9-6. 电压测量前端
图 9-7. 电流测量前端
- 电压通道：分压把 220V 降到 mV 级，注意电阻耐压和功率；
- 电流通道：CT 二次侧经 burden 电阻变成电压。用两个相同电阻「分压接法」比单个电阻 THD 更好。
🔋 电源与去耦
- AVDD、DVDD 各自用 1µF MLCC 就近去耦；
- CAP 引脚 220nF 到 DGND；
- 模拟地和数字地在芯片下方单点连接，不要形成地环路。
🖥️ PCB 布局要点
图 11-1. 布局示例
- 地层：尽量有一层完整接地平面，模拟地和数字地在芯片下短接；
- 模拟/数字分区：模拟输入在左，数字接口在右，减少串扰；
- 电容贴芯片：去耦电容和抗混叠电容尽量靠近引脚，走线短而粗；
- 时钟走线：CLKIN 远离模拟输入，避免过冲和毛刺；
- C0G 电容：模拟输入前端用 C0G/NP0，温漂小；电源去耦用 X7R。
布局口诀
模拟数字分开走，电容紧靠电源脚，地平面要完整，CLKIN 别挨模拟口。
为什么 ADC 输入前要加抗混叠滤波器？
防止高于奈奎斯特频率的信号混叠到有用频段，造成无法消除的干扰。
电压通道和电流通道前端有什么不同？
电压通道用电阻分压把高电压降到 ADC 范围；电流通道用 CT 加 burden 电阻把电流变成电压。
PCB 上模拟地和数字地应该怎么接？
在芯片附近单点短接，不要多处连接形成地环路。最好有一层完整的地平面。